我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？

拾陆楼知识星球入口

以low power复杂设计为例，power rail是如何产生的:

 

set pd_list{

{DEFAULT_VA VDD_DIG VDD_DIG VSS}

{PD_DSP VDD_DIG  VDD_DSP VSS}

} ;#两个电源域，DEFAULT_VA和PD_DSP是对应voltage area名字，其中DEFAULT_VA不需要switch供电，VDD_DIG和VDD_DSP对应PD_DSP的external power和internal power。VSS是ground net。

create_pg_std_cell_conn_pattern std_m1 -layer M1 -rail_width 0.032 #M1 pattern