（原文作者：Q-CTRL 首席执行官兼创始人 Michael J Biercuk 教授）
编辑丨慕一 编译/排版丨沛贤
深度好文：4500字丨20分钟阅读
当前，人们对量子纠错 (Quantum Error Correction,QEC) 时代的到来兴致盎然。由于QEC是量子计算的基本概念，因此这一直是学术界和政府机构多年来一直在研究的课题。
最近，行业路线图不仅公开接受了QEC，而且硬件团队也证实了它确实可以解决量子计算遇到的基本挑战——硬件噪声和错误。这一快速进展颠覆了该行业可能在含噪声中等规模量子（NISQ）时代停滞不前的观念，并重新调整了观察者的预期。
我们为企业、政府和研究领域的IT领导者准备了一份量子研报，如果您未来计划在所属行业采用量子计算，我们将助力您制定未来十年的量子实施路线图。我们聚焦以往被忽略的重要细节，为您的未来规划提供真正具备竞争优势的实用性参考价值。
量子计算机有一个传统计算机不存在的致命弱点：硬件容易出错。这些错误出现在量子比特的底层量子信息载体中，时间通常比一秒短得多。相比之下，在传统的“经典”计算中，硬件故障几乎闻所未闻，处理器可以连续运行大约十亿年，晶体管才会出现故障。
对于任何量子计算的早期采用者来说，思考如何处理有故障的硬件是首要考虑的问题。
幸运的是，我们已经掌握了前进的方向。除了Q-CTRL最近在IBM Quantum中部署的性能管理基础架构软件来处理当前的错误（如错误抑制）之外，还有一种长期方法近来受到广泛关注，即量子纠错（QEC）。
QEC是一种算法，旨在识别和修复量子计算机中的错误。结合容错量子计算理论，QEC的原理表明，工程师原则上可以制造出任意大的量子计算机，如果操作正确，就能进行任意长的计算。这是量子信息科学的一个基础概念，可以追溯到该领域诞生之初。
倘若用一幅漫画来描述，QEC就是将一个物理量子比特中的信息 “涂抹”到许多硬件设备上，编码形成所谓的逻辑量子比特。
一个逻辑量子比特携带的信息与单个物理量子比特相同，但现在如果以正确的方式运行QEC，就可以识别并修复组成硬件单元的任何故障，同时保留存储的量子信息！
请注意，由于技术原因，“编码”并不像复制数据那么简单——逻辑量子比特实际上是一个单元，只携带一个量子比特的信息。
(图片来源：网络)
使用QEC进行处理，“只需”用运行迭代错误检测和校正算法的编码逻辑量子比特替换量子计算机中的所有量子比特，甚至最复杂和最有价值的算法（原则上）也可以实现。
最近在这个方向上迈出了重要的一步（建立在许多先前的演示的基础上），即在几十个逻辑编码的量子比特上运行完整的量子算法！
当然，天下没有免费的午餐。添加这些额外的操作和物理设备来执行QEC实际上可能会带来更多的错误。为了让QEC带来真正的净收益，我们需要大力推动硬件发展，以确保超越盈亏平衡点。
这意味着，对于固定的量子处理器大小，可供使用的有效量子比特较少。在硬件资源有限的现实世界中，不能只是用逻辑量子比特“替换”物理量子比特，而要将设备划分为逻辑模块，因为其中大多数设备实际上只服务于QEC的过程。
粗略估计，量子处理器中约90%的可用量子比特专用于纠错，而不是直接处理（每个逻辑量子比特约10个物理量子比特）……并且在具有高挑战的限制下，99.9% 的量子比特被占用！如果一切顺利，随着系统规模的增长，减少错误所带来的好处将超过这种开销所带来的损失。
(图片来源：网络)
为了更好的规划未来，要先找到起始位置。
首先，简单地说：目前QEC总体上并不能让量子计算机表现得更好。事实上，除了少数精彩的演示以外，它几乎总让事情变得更糟。
自2021年以来，QEC已经见证了一系列令人印象深刻的演示，包括验证大部分的基本概念。
例如，如何编码和验证数学问题，表明更复杂的编码可以带来更好的纠错、重复识别错误和执行纠错的能力、通过结合错误来提高QEC性能的能力抑制，甚至能够对逻辑量子比特寿命或在逻辑量子比特上执行的量子逻辑操作的质量进行改进。近期哈佛大学实验甚至表明，可以在许多编码的逻辑量子比特上运行整个算法。
截至2024年初，我们仍然未看到所有的项目实现了净收益。
可以理解的是，大多数科学实验的结构是为了阐明QEC过程中的某些部分。它们都没有以最终需要的通用方式执行QEC——自主、迭代、重复的错误识别和纠正，从而使任何逻辑电路都能运行。
但是我们已经很接近了——在我们摆脱NISQ时代之前，仍有工作要做。
当我们结束回首过去，是时候展望未来了，因为未来将会非常令人兴奋。
最近的演示和前瞻性行业路线图预计，QEC在量子处理器中的推出将取得重大进展，该如何规划在量子计算实施路线图中使用QEC？采用QEC进行处理是现在的需要还是未来的问题？
在考虑QEC的相关性时，许多人天真地认为采用QEC将是二进制的——可用或不可用，开启或关闭。这种简化的观点并不可取，因为它忽略了真正重要的东西——为用户解决他们关心的问题提供价值。
请记住，QEC会消耗大量资源，其本身实际上会带来很多新的错误。这意味着“打开”QEC 并不能立即提供无差错的量子计算机——远非如此。
在QEC的发展过程中，下一个最重要的步骤是在执行整个QEC过程的同时，实现超越盈亏平衡的性能。在这种情况下，实际上QEC开始持续提供帮助。
但这可能没有多大帮助，错误仍然会累积并最终导致失败，只是速度可能比什么都不做要慢一些。更重要的是，使用QEC实现的错误减少可能不如其他已在使用的技术实现的效果大。也就是说，QEC可能是一种较差的选择，即使它能发挥一些帮助！
因此，我们需要定义一些新的东西——QEC优势——在这个点上，QEC的整个资源密集型过程提供的净计算能力和性能比通过简单的方法（如物理量子比特上的错误抑制或错误缓解）所能实现的更好。
考虑到这些因素，我们可以重新制定QEC实际部署的路线图：
NISQ 制度（NISQ）：QEC尚未广泛使用，但关键组件可能已得到演示。QEC通常是一个研究领域，如果不大幅改进基准硬件性能，资源开销是不切实际。
影响：用户使用物理量子比特来运行算法。
QEC超越盈亏平衡（QEC Beyond Breakeven）：QEC在应用时会带来一些净收益，但收益没有不需要编码的替代技术那么大。由于QEC效率低下，实施QEC的开销水平仍然很高，特别是因为硬件大小通常会成为瓶颈。QEC仍然是一个开发领域，并且可能作为商业平台中的测试功能出现。
影响：用户将继续优先选择在物理量子比特上执行算法，以最大化他们使用的量子处理器的计算能力。
QEC优势机制（QEC Advantage Regime）：QEC提供了超越替代技术的实质性改进，并且资源需求减少，使其成为运行算法的首选执行方式。与此同时，专用于执行QEC的硬件规模不断增加，直至可以留下足够多的逻辑量子比特来运行有意义的算法。
影响：这是“逻辑QC”的时代，用户可能更喜欢使用逻辑编码的量子比特来执行选择，但受到硬件尺寸的限制。
容错机制（FTQC）：QEC有效地提供了非常大的好处，并实现了大规模量子计算。QEC在这个阶段至关重要，与错误抑制过程相结合，可以在商业上广泛使用。
影响：用户只能使用运行QEC的编码逻辑量子比特。
(QEC的路线图，图片来源：网络)
通过已发布的硬件供应商路线图和历史数据，我们预计了QEC发展中每个阶段的到来，并根据系统能力近似出相关阶段的边界。具体日期可能会根据供应商引入的新方法而发生变化，并且仅供参考。
上述分类超越了之前对“NISQ”或“容错量子计算”的简化描述，我们在这里看到的是极端情况（今天我们正处于NISQ和QEC超越盈亏平衡的边界）。
对于最终用户采用实施路线图构建自己的量子计算版图来说，简化各类极端之间发生的事情是最重要的。
我们引入的类别与量子研究和咨询公司GQI之前在从NISQ到容错量子计算的连续过渡时使用的名称相似。总而言之，它们清楚地概述了这样的认知：在实际环境中不太可能突然采用纠错设备，并强调了这一过程中最终用户和行业参与者面临的挑战和风险。
量子界对“量子优势”阈值的细节进行了长时间的争论，即量子应用对于经济相关问题的落脚点。我们一直在寻求理由来解释为什么量子计算机比最好的经典计算机更好。首次尝试在量子计算路线图中采用QEC也进行了同样严格的讨论。
当我们考虑获取和交付价值时，我们显然需要解决最终用户关注的问题，同时实现计算效益。无论真正的量子计算优势何时到来，用户总是希望利用我们拥有的量子计算机来解决他们遇到的最高价值问题。
未来十年的行业路线图将看到硬件尺寸、基准硬件性能和QEC实施质量的改进。许多人甚至会宣传QEC的可用性。
在中间状态下——实现完全大规模的容错量子计算机之前——用户将被迫做出权衡，因为他们试图从可用的有限硬件中提取尽可能多的计算价值。运行QEC不一定是最佳选择。在实践中该如何处理这个问题？
想象一下，您有Q个逻辑量子比特，每个逻辑量子比特都可以在可能发生故障之前执行P个门。我们说逻辑性能是L=QP。这是量子体积的简化描述，该描述最早可以追溯到该领域的奠基人Neilsen和 Chuang。
总的来说，对于给定的问题，我们希望量子处理器的L超过该算法的要求。例如，在一些相关的密码学问题中，可能需要 L>1012。
这可能是1000个逻辑量子比特，每个逻辑量子比特执行10亿个量子逻辑门；平均而言，所有操作都必须在错误导致算法失败之前完成，才能获得有用的答案。幸运的是，许多优秀论文都用这样的语言报告了社区感兴趣的关键应用程序的需求。
在介于 NISQ 和完全容错（硬件资源有限）之间的中间地带，用户必须决定是将所有量子比特用于执行计算，还是将90%或更多量子比特用于执行QEC。
也就是说，使用物理量子比特和最佳替代技术，还是使用编码量子比特和QEC，有效“L”会更大吗？简而言之，就是询问您是否已获得QEC优势。
让我们考虑一个具体假设的例子：
想象一下，您有200个可用物理量子比特（大约是2024年可用的最大QPU尺寸），每个量子比特在发生错误之前可以运行100个门。我们还可以想象一下，我们已经超越了QEC的盈亏平衡，使用QEC可以将错误率降低3倍（比迄今为止所实现的水平还要高）。当您作为用户执行算法时，您必须决定是使用带有错误抑制和错误缓解功能的物理量子比特，还是添加QEC。
通过QEC，这200个量子比特很快就会变成20个可用的逻辑量子比特，从而考虑到编码所需的资源开销。您可以运行的算法大小现在受到该数字的限制——20个量子比特。因此，尽管使用QEC将P增加了3，但我们看到适度的 L (QEC) = 20 X 300 = 6,000。
为简单起见，我们假设应用于裸物理量子比特的错误抑制和缓解可提供与QEC相同的3倍改进。因此，在没有QEC的情况下，我们可以实现 L （NO QEC） = 200 X 300 = 60,000：比使用QEC高十倍，因为QEC的开销损失被消除了！
在此示例中，尽管QEC的可用性超出了盈亏平衡点，但它无法提供优势。鉴于硬件资源有限，QEC的开销和微弱优势根本不值得！
我们选择这个例子是因为，计算中20个量子比特与200个量子比特之间的差异，实际上意味着经典计算机中计算上微不足道的问题和计算上难以解决的问题之间的差异。决定是否在其中使用QEC的权衡是真实且重要的。
除了QEC优势阈值之外，硬件的尺寸和性能以及通过使用QEC实现的改进，共同推动了优先使用逻辑编码的量子比特，而不是单独在裸量子比特上使用任何替代方法。
当前的行业路线图明确表明，未来5-7年内将出现1,000台量子比特计算机，每台计算机能够执行1,000次量子逻辑运算 (L=1,000 X 1,000)。基本硬件性能限制（如专家的T1）和错误抑制策略的改进正将可实现的电路深度 (P) 扩展到其极限。
我们粗略估计，QEC优势的门槛约为L~10^6 -10^7，这很可能在2030年后实现。
当然，在快速发展的行业中，这种情况可能会发生变化；例如，我们的客户Alice&Bob最近的工作表明，可以用量子比特资源换取替代的“玻色子”资源，这可以加快实现 L~10^6 -10^7的时间。
与此同时，最好使用大量物理量子比特来解决计算问题，而编码逻辑量子比特上的执行将主要充当测试平台。
原文链接：https://quantumcomputingreport.com/what-you-need-to-know-to-build-a-quantum-implementation-roadmap-with-the-arrival-of-quantum-error-correction/
