微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等

对纠错编码的最小码距d0与编码的检错和纠错能力的计算
(1)为检测e个错码，要求最小码距：d0≥e+1
一个码组A位于0点，若码组A发送一个错码，则A的位置随机出现在以0为圆心，1为半径的圆内，但不会超出此圆。若码组A发送两个错码，则A的位置随机出现在以0为圆心，2为半径的圆内，但不会超出此圆。码组A发生两位及以下错码时，需要保持最小码距不小于3。
故若一种编码的最小码距为d0，则能检测(d0-1)个错码。
若要检测e个错码，要求最小码距d0至少不小于(e+1)。

(2)为了纠正t个错码，要求最小码距：d0≥2t+1
码组A和码组B的距离为5。码组A或B发生不多于两位错码，则位置均不会超过以原位置为圆心，半径为2的圆。两个圆是不重叠的。
由此可以判决码组A和码组B,若接收码组落于以A为圆心的圆上判决为码组A，若接收码组落于以B为圆心的圆上判决为码组B。
当最小码距d0=5时，最多能纠正两个错码。一旦错码达到三个，接收码组将落入另一码组圆上，从而发生错判。
故为纠正t个错码，最小码距应不小于(2t+1)。

(3)为了纠正t个错码，同时检测e个错码，要求最小码距：
d0≥e+t+1且e＞t
使某一码组(以码组A为例)发生e个错码之后，所处的位置，与其他码组(码组B)的纠错圆圈至少距离等于1,否则将落在该纠错圆上，从而发生错误地“纠正”。
故要求最小码距不小于(e+t+1),且e＞t。

例题一：
某纠错编码最小码距d0=4，则工作于纠错模式可纠＿位错，工作于检错模式可检＿位错，工作于纠检结合可纠＿位错同时可检＿位错。
解析：1 3 1 2
①工作于纠错模式，纠正t位错码，需要满足：
d0≥2t+1，则t=1,可纠1位错
②工作于检错模式，检错e位，需要满足：
d0≥e+1，则e=3,可检3位错
③工作于纠检结合模式，既要检错e位，又要纠正t为错码，需要满足：
d0≥e+t+1,且e＞t，则e=2,t=1;可纠1位错，同时可检2位错
例题二：
某信号传输进行纠错编码，若码距d0=6，采用纠检错结合，则纠检错结合的(t,e)分别为＿、＿。(t为纠错个数，e为检错个数)。
解析：(1,4) (2,3)
工作于纠检结合模式，既要检错e位，又要纠正t为错码，需要满足：
d0≥e+t+1,且e＞t，
则①e=4,t=1;②e=3,t=2;
例题三：
最小汉明距离为5的线性分组码，当它单纯用于纠错时，能纠正＿个错；当它用于纠检结合时，能纠＿个错，同时能检＿个错。
解析：2 1 3
①工作于纠错模式，纠正t位错码，需要满足：
d0≥2t+1，则t=2,可纠2位错
②工作于纠检结合模式，既要检错e位，又要纠正t为错码，需要满足：
d0≥e+t+1,且e＞t，则e=3,t=1;可纠1位错，同时可检3位错