ISE软件基本使用

基本设置

1. 关联notepad++的操作：选择notepad++的exe文件路径，并且加 { } 符号，并在结尾加$1。
2. ISE可以设置程序运行的速度等级，该速度等级会影响程序从外部SPI Flash启动的启动速度。JTAG 接口的作用是将编译好的程 序（.bit）下载到 FPGA 中或把 FLASH 配置程序(.mcs)下载到 SPI FLASH
3. 未使用的引脚可以设置默认状态为：上拉，下拉，悬空。

物理约束

1. 引脚约束的格式：NET “端口名” LOC = 引脚编号 | IOSTANDARD = “电压标准”。
   

硬件调试

1. edit菜单栏选项下language template可以查询verilog原语和编译选项。比如一些不是输出的信号，会被综合器优化掉，导致chipscope无法抓取这些信号。此时添加keep = true可以保留该信号，使其能被chipscope获取。当然要保留信号，防止被优化，还可以将该信号赋给一个冗余的输出，比如要保留clk信号，可以采用如下代码：

output clk_1;
clk_1 = clk

2. 在综合器选项中，选择keep hierachy，这样综合代码具有层次结构，便于chipscope硬件调试。
3. chipscope有两种方式，一种是insert，一种是generate。insert的方式，是生成CDC文件。generate的方式是生成“.v”文件。insert的方式，选择被采样信号时，触发方式一般选择Basic w-edges，并且选择信号要从number 1开始。