OFDM 802.11a的FPGA实现（十六）长训练序列：LTS（含Matlab和verilog代码)

目录

  • 1.前言
  • 2.原理
  • 3.Matlab生成长训练序列
  • 4.硬件实现
  • 5.ModelSim仿真
  • 6.和Matlab仿真结果对比

原文链接（相关文章合集）： OFDM 802.11a的xilinx FPGA实现

1.前言

  在之前已经完成了data域数据的处理，在构建整个802.11a OFDM数据帧的时候，还剩下前导码和signal域的数据帧，这两部分的内容。 PLCP的前导部分由一组重复10次的短训练序列和一组加了一个长型保护间隔与重复2次的有效OFDM符号组成的长训练序列组成。上一节实现了短训练序列，这一节实现长训练序列。

PPDU帧结构

PPDU帧结构

2.原理

从时域的帧结构来看,在短训练序列之后是长训练序列,其长度为8us,其中包括两个有效()FDM符号的长度(每个3.2us)和一个长型保护间隔的长度(1.6us)。长训练序列主要用于精确的频率偏差估计和信道估计。从频域来看,长训练序列符号与正常的OFDM符号一样由53(包括直流处一个取“0”值的空符号)个子载波组成,分别占据从一26~26的子信道。长训练的作用之一是在频率进行信道均衡。为了简化接收端的信道估计运算,传输的数据是BPSK调制的，即

长训练序列

在实际使用过程当中，由与短训练序列和长训练序列是固定的，因此可以先使用matlab，python等工具先将短训练序列和长训练序列生成出来，然后将序列存储在ROM当中，在使用的时候，直接从ROM当中读取出来就可以了。

3.Matlab生成长训练序列

由于Data域数据在IFFT处理之前会扩大8倍，相应的长训练序列在进行IFFT处理之前也需要扩大8倍。同时长训练序列也是需要经过加窗处理的，即多输出一个样值，该值为第一个样值，同时将第一个样值与最后一个样值缩小一倍。

lts = [ 0,1,-1,-1,1,1,-1,1,-1,1,-1,-1,-1,-1,-1,1,1,-1,-1,1, ...-1,1,-1,1,1,1,1,0,0,0,0,0,0,0,0,0,0,0,1,1,-1,-1,1,1,-1,1,-1,1,1,1,1,1,1,...-1,-1,1,1,-1,1,-1,1,1,1,1 ];
lts_time = 8 * ifft(lts,64);        %长训练序列进行ifft
q = quantizer('fixed','round','saturate',[8,6]);%复数以8位定点数形式进行输出，格式为：1位符号位，一位整数位，6位小数位，负数以补码形式表示。
lts_time_q = num2bin(q,lts_time);%量化,存到FPGA的ROM
lts_rom = [0.5*lts_time(33),lts_time(34:end),lts_time,lts_time,0.5*lts_time(1)];    %长训练序列加窗

长训练序列时域值（复数以8位定点数形式进行输出，格式为：1位符号位，一位整数位，6位小数位，负数以补码形式表示）：

    '01010000 + 00000000i''11111101 + 11000010i''00010100 + 11000111i''00110010 + 00101010i''00001011 + 00001110i''00011111 + 11010011i''11000101 + 11100100i''11101100 + 11001010i''00110010 + 11110011i''00011011 + 00000010i''00000001 + 11000101i''10111010 + 11101000i''00001101 + 11100010i''00011110 + 11111000i''11110100 + 01010010i''00111101 + 11111110i''00100000 + 11100000i''00010011 + 00110010i''11100011 + 00010100i''10111101 + 00100001i''00101010 + 00101111i''00100100 + 00000111i''11100001 + 00101010i''11100011 + 11110101i''11101110 + 10110011i''11000010 + 11111000i''10111111 + 11110110i''00100110 + 11011010i''11111111 + 00011100i''11010001 + 00111011i''00101111 + 00110110i''00000110 + 00110010i''10110000 + 00000000i''00000110 + 11001110i''00101111 + 11001010i''11010001 + 11000101i''11111111 + 11100100i''00100110 + 00100110i''10111111 + 00001010i''11000010 + 00001000i''11101110 + 01001101i''11100011 + 00001011i''11100001 + 11010110i''00100100 + 11111001i''00101010 + 11010001i''10111101 + 11011111i''11100011 + 11101100i''00010011 + 11001110i''00100000 + 00100000i''00111101 + 00000010i''11110100 + 10101110i''00011110 + 00001000i''00001101 + 00011110i''10111010 + 00011000i''00000001 + 00111011i''00011011 + 11111110i''00110010 + 00001101i''11101100 + 00110110i''11000101 + 00011100i''00011111 + 00101101i''00001011 + 11110010i''00110010 + 11010110i''00010100 + 00111001i''11111101 + 00111110i'

4.硬件实现

LTS Generator的设计原理与实现方式与STS Generator相似。标准规定,LTS 包括两个周期的 Symbol(每个有64个样值)和一个长度为32个采样点的长型CP(LTS64个样值中的后32个)。为此,存储LTS的片内ROM被设定为64字X16位,如上面所示,读取时通过对Read Address的控制先输出后32个地址空间中的样值形成CP,然后再将整个ROM中的样值按顺序重复读取两次。verilog代码如下：

assign	En_cnt = LTS_din_rdy & ~cnt_last;
assign	addr = cnt - 6'd32;counter #(.CNT_NUM('d161),.ADD(1'b1))
u_counter(
.clk		(clk				),	
.rst_n		(rst_n				),
.En_cnt		(En_cnt				),      
.cnt		(cnt				),	
.cnt_last	(cnt_last			)
);always @(posedge clk or negedge rst_n) if(!rst_n)beginLTS_dout_last <= 1'b0;LTS_dout_Index <= 'd0;endelse beginLTS_dout_last <= cnt_last;LTS_dout_Index <= cnt;endalways @(posedge clk or negedge rst_n) beginif(~rst_n) begin  //时域样值Im       ReLong_Mem[0]  <= {8'b00000000 , 8'b01010000};					Long_Mem[1]  <= {8'b11000010 , 8'b11111101};Long_Mem[2]  <= {8'b11000111 , 8'b00010100};Long_Mem[3]  <= {8'b00101010 , 8'b00110010};Long_Mem[4]  <= {8'b00001110 , 8'b00001011};Long_Mem[5]  <= {8'b11010011 , 8'b00011111};Long_Mem[6]  <= {8'b11100100 , 8'b11000101};Long_Mem[7]  <= {8'b11001010 , 8'b11101100};Long_Mem[8]  <= {8'b11110011 , 8'b00110010};Long_Mem[9]  <= {8'b00000010 , 8'b00011011};Long_Mem[10] <= {8'b11000101 , 8'b00000001};Long_Mem[11] <= {8'b11101000 , 8'b10111010};Long_Mem[12] <= {8'b11100010 , 8'b00001101};Long_Mem[13] <= {8'b11111000 , 8'b00011110};Long_Mem[14] <= {8'b01010010 , 8'b11110100};Long_Mem[15] <= {8'b11111110 , 8'b00111101};Long_Mem[16] <= {8'b11100000 , 8'b00100000};Long_Mem[17] <= {8'b00110010 , 8'b00010011};Long_Mem[18] <= {8'b00010100 , 8'b11100011};Long_Mem[19] <= {8'b00100001 , 8'b10111101};Long_Mem[20] <= {8'b00101111 , 8'b00101010};Long_Mem[21] <= {8'b00000111 , 8'b00100100};Long_Mem[22] <= {8'b00101010 , 8'b11100001};Long_Mem[23] <= {8'b11110101 , 8'b11100011};Long_Mem[24] <= {8'b10110011 , 8'b11101110};Long_Mem[25] <= {8'b11111000 , 8'b11000010};Long_Mem[26] <= {8'b11110110 , 8'b10111111};Long_Mem[27] <= {8'b11011010 , 8'b00100110};Long_Mem[28] <= {8'b00011100 , 8'b11111111};Long_Mem[29] <= {8'b00111011 , 8'b11010001};Long_Mem[30] <= {8'b00110110 , 8'b00101111};Long_Mem[31] <= {8'b00110010 , 8'b00000110};Long_Mem[32] <= {8'b00000000 , 8'b10110000};Long_Mem[33] <= {8'b11001110 , 8'b00000110};Long_Mem[34] <= {8'b11001010 , 8'b00101111};Long_Mem[35] <= {8'b11000101 , 8'b11010001};Long_Mem[36] <= {8'b11100100 , 8'b11111111};Long_Mem[37] <= {8'b00100110 , 8'b00100110};Long_Mem[38] <= {8'b00001010 , 8'b10111111};Long_Mem[39] <= {8'b00001000 , 8'b11000010};Long_Mem[40] <= {8'b01001101 , 8'b11101110};Long_Mem[41] <= {8'b00001011 , 8'b11100011};Long_Mem[42] <= {8'b11010110 , 8'b11100001};Long_Mem[43] <= {8'b11111001 , 8'b00100100};Long_Mem[44] <= {8'b11010001 , 8'b00101010};Long_Mem[45] <= {8'b11011111 , 8'b10111101};Long_Mem[46] <= {8'b11101100 , 8'b11100011};Long_Mem[47] <= {8'b11001110 , 8'b00010011};Long_Mem[48] <= {8'b00100000 , 8'b00100000};Long_Mem[49] <= {8'b00000010 , 8'b00111101};Long_Mem[50] <= {8'b10101110 , 8'b11110100};Long_Mem[51] <= {8'b00001000 , 8'b00011110};Long_Mem[52] <= {8'b00011110 , 8'b00001101};Long_Mem[53] <= {8'b00011000 , 8'b10111010};Long_Mem[54] <= {8'b00111011 , 8'b00000001};Long_Mem[55] <= {8'b11111110 , 8'b00011011};Long_Mem[56] <= {8'b00001101 , 8'b00110010};Long_Mem[57] <= {8'b00110110 , 8'b11101100};Long_Mem[58] <= {8'b00011100 , 8'b11000101};Long_Mem[59] <= {8'b00101101 , 8'b00011111};Long_Mem[60] <= {8'b11110010 , 8'b00001011};Long_Mem[61] <= {8'b11010110 , 8'b00110010};Long_Mem[62] <= {8'b00111001 , 8'b00010100};Long_Mem[63] <= {8'b00111110 , 8'b11111101};LTS_dout <= 'd0;LTS_dout_vld <= 1'b0;endelse if(LTS_din_rdy & LTS_dout_last)LTS_dout_vld <= 1'b0;else if(cnt == 'd0)beginLTS_dout <= {$signed(Long_Mem[32][15:8])>>>1,$signed(Long_Mem[32][7:0])>>>1}; LTS_dout_vld <= 1'b1;endelse if(cnt_last)beginLTS_dout <= {$signed(Long_Mem[0][15:8])>>>1,$signed(Long_Mem[0][7:0])>>>1};LTS_dout_vld <= 1'b1;endelse if(cnt < 32)beginLTS_dout <= Long_Mem[{1'b1,cnt[4:0]}]; LTS_dout_vld <= 1'b1;endelse beginLTS_dout <= Long_Mem[addr[5:0]]; LTS_dout_vld <= 1'b1;end
end

5.ModelSim仿真

仿真缩略图

仿真细节图

6.和Matlab仿真结果对比

%% LTS
FPGA_LTS_dout = readlines('D:/FPGA/OFDM_802.11a_my/TX/matlab/LTS_data_out.txt','EmptyLineRule','skip')';
display(FPGA_LTS_dout);
FPGA_Im_LTS_dout = extractBefore(FPGA_LTS_dout,9);
FPGA_Re_LTS_dout = extractAfter(FPGA_LTS_dout,8);
q = quantizer('fixed','round','saturate',[8,6]);
FPGA_Re_LTS_dout = bin2num(q,FPGA_Re_LTS_dout);
FPGA_Im_LTS_dout = bin2num(q,FPGA_Im_LTS_dout);
FPGA_Re_LTS_dout = cell2mat(FPGA_Re_LTS_dout);
FPGA_Im_LTS_dout = cell2mat(FPGA_Im_LTS_dout);
FPGA_LTS_dout = FPGA_Re_LTS_dout + 1j*FPGA_Im_LTS_dout;
lts_rom_q = num2bin(q,lts_rom);%量化
lts_rom = bin2num(q,lts_rom_q);%反量化
check_LTS = FPGA_LTS_dout == lts_rom.';
display(check_LTS);

check_LTS =1×161 logical 数组列 1 至 401   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1列 41 至 801   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1列 81 至 1201   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1列 121 至 1601   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1   1列 1611

今天在设计这部分时，发现前面OFDM 802.11a的FPGA实现中的文章在涉及到加窗操作的时候，使用到了移位操作，但是没有考虑到有符号数的问题。而恰好今天发现了这一问题，写了一篇文章详细对verilog中移位操作时，有符号数和无符号数的区别进行讲解，并且设计补码、反码、原码的知识。

感兴趣的可以前往查看https://mp.weixin.qq.com/s/5II3YzVeEXl9BoTe8MM5ZQ
原文链接（相关文章合集）：OFDM 802.11a的xilinx FPGA实现

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.hqwc.cn/news/705576.html

如若内容造成侵权/违法违规/事实不符，请联系编程知识网进行投诉反馈email:809451989@qq.com，一经查实，立即删除！

相关文章

如何启用WooCommerce商城快捷结帐：3 种简单方法

如何启用WooCommerce商城快捷结帐：3 种简单方法

使用WooCommerce商城快捷结帐可帮助您提高商店的转化率。 70%的顾客同意在线商店的快速结账流程会鼓励他们完成购买。 在结账过程中您让购物者完成的步骤越多&#xff0c;他们完成该流程的可能性就越小。 解决方案是什么&#xff1f; 通过跳过默认的WooCommerce商城购物车页…
阅读更多...
从RTTR谈Reflection机制

从RTTR谈Reflection机制

虽然C11引入了RTTI、Metaprogramming 等技术&#xff0c;但C在Reflection编程方面依旧功能有限。在社区上&#xff0c;RTTR则提供了一套C编写的反射库&#xff0c;补充了C在Reflection方面的缺陷。 零、环境 操作系统Windows 11Visual StudioVisual Studio Community 2022 CMa…
阅读更多...
Excel提取某一列的唯一值

Excel提取某一列的唯一值

点击【筛选】&#xff08;【高级筛选】&#xff09;&#xff0c;参数里&#xff1a; 列表区域&#xff1a;为需要选择唯一值的那一列复制到&#xff1a;生成唯一值的目标区域 据说新版本的excel有了unique()函数&#xff0c;可以很快捷的选择某一列的唯一值&#xff0c;但是博…
阅读更多...
知识图谱必须要图数据库嘛?

知识图谱必须要图数据库嘛?

在 ZH上又看到一个问题&#xff0c;觉得挺有意思&#xff0c;小聊一二。 “知识图谱必须要图数据库吗&#xff1f;” ——使用非关系型数据库&#xff0c;关系型数据库&#xff0c;在计算图的一些特征上&#xff0c;通过优化算法是否能达到使用图数据库接近的计算速度呢&#x…
阅读更多...
ROS2系统与px4通信测试

ROS2系统与px4通信测试

参考文章&#xff1a; No communication with ROS2 using MicroXRCEAgent with px4 board ROS2官方安装及测试程序 概要 新安装的ROS2与PixHawk开发板进行通信。 操作步骤 启动示例程序&#xff0c;在&#xff5e;/ws_sensor_combined/src路径下执行&#xff1a; ros2 l…
阅读更多...
算法交易的分类到底有哪些？哪些才适合我们使用？

算法交易的分类到底有哪些？哪些才适合我们使用？

现在为了扩大自己的收益率&#xff0c;越来越多的人都在使用算法交易&#xff01; 算法交易的分类具体哪个更适合自己使用&#xff0c;我们了解下它的本质和对比&#xff0c;自己就清楚该怎么用了。 &#xff08;小编自己用的最后一种&#xff0c;不清楚自己怎么选择大家交流讨…
阅读更多...
Java——CLASSPATH配置

Java——CLASSPATH配置

什么是CLASSPATH&#xff1f; 答&#xff1a; classpath类似于windows中的系统环境变量path。 在windows中&#xff0c;如果要想在DOS命令窗口中执行一个程序。系统会先去当前文件路径下找对应命令的执行程序。如果找不到&#xff0c;就会到系统环境变量path中挨个遍历每一个路…
阅读更多...
鸿蒙OS开发：【一次开发，多端部署】（应用UX设计原则）

鸿蒙OS开发：【一次开发，多端部署】（应用UX设计原则）

应用UX设计原则 设计原则 当为多种不同的设备开发应用时&#xff0c;有如下设计原则&#xff1a; 差异性 充分了解所要支持的设备&#xff0c;包括屏幕尺寸、交互方式、使用场景、用户人群等&#xff0c;对设备的特性进行针对性的设计。 一致性 除了要考虑每个设备的特性…
阅读更多...
【userfaultfd+条件竞争劫持modprobe_path】TSGCTF 2021 -- lkgit

【userfaultfd+条件竞争劫持modprobe_path】TSGCTF 2021 -- lkgit

前言 入门题&#xff0c;单纯就是完成每日一道 kernel pwn 的 kpi &#x1f600; 题目分析 内核版本&#xff1a;v5.10.25&#xff0c;可以使用 userfaultfd&#xff0c;不存在 cg 隔离开启了 smap/smep/kaslr/kpti 保护开启了 SLAB_HADNERN/RANDOM 保护 题目给了源码&…
阅读更多...
玩转Matlab-Simscape（初级）- 06 - 基于Solidworks、Matlab Simulink、COMSOL的协同仿真（理论部分2）

玩转Matlab-Simscape（初级）- 06 - 基于Solidworks、Matlab Simulink、COMSOL的协同仿真（理论部分2）

** 玩转Matlab-Simscape&#xff08;初级&#xff09;- 06 - 基于Solidworks、Matlab Simulink、COMSOL的协同仿真&#xff08;理论部分2&#xff09; ** 目录 玩转Matlab-Simscape&#xff08;初级&#xff09;- 06 - 基于Solidworks、Matlab Simulink、COMSOL的协同仿真&am…
阅读更多...
u3d的ab文件注意事项

u3d的ab文件注意事项

//----------------LoadAllAB.cs--------------------- using System.Collections;using UnityEngine;namespace System.IO{public class LoadAllAB : MonoBehaviour{ //读取本地string path "Assets/Actors/lznh/ab/animation/t_bl/";// Use this for initiali…
阅读更多...
第一个fyne应用

第一个fyne应用

第一个fyne应用 由于在写一个milvus的图形化工具&#xff0c;方便客户端使用&#xff0c;调研了一下只有这fyne的go-gui的star最多&#xff0c;比较流行&#xff0c;因此打算使用这个框架来进行milvus的工具开发。 第一个fyne应用 依赖go.mod: module fynedemogo 1.20requi…
阅读更多...
推荐文章
最新文章

Copyright @ 2022~2023