【单周期CPU】LoongArch | LA32R | 二选一控制器MUX | 数据通路

前言：本章内容主要是演示在vivado下利用Verilog语言进行单周期简易CPU的设计。一步一步自己实现模型机的设计。本章先介绍单周期简易CPU中数据通路的设计。

💻环境：一台内存4GB以上，装有64位Windows操作系统和Vivado 2017.4以上版本软件的PC机。

💎本章所采用的指令为LoongArch之LA32R版

目录

Ⅰ前置知识 

         0x00 二选一控制器

0x01 数据通路

Ⅱ Verilog实现 

0x00 二选一控制器

0x01 构建数据通路

Ⅲ 结果分析

0x00 思路一结果分析

0x01 思路二结果分析

Ⅰ前置知识 

0x00 二选一控制器

数据选择器是一种多路输入单路输出的组合逻辑电路，MUX可以实现在两个输入信号中选择一个作为输出信号的功能。它通常用于选择数据通路中的输入信号或控制信号。在数字电路设计中，MUX是一个非常基本的元件，也是其他复杂电路的基础。

 “2 选 1”数据选择器电路的输入/输出信号设计说明如图：

信号名称信号用途说明
输入信号a通道1数据输入，位宽为32位
b通道2数据输入，位宽为32位
s通道选择，位宽是1位
输出信号y输出所选通道的数值，位宽为32位

0x01 数据通路

把前两篇博客中所设计的基本部件：ALU、寄存器堆和存储器进行连接，搭建数据通路。

该模块的电路参考结构图如下：

图中模块和信号说明如下：

  • Registers模块：寄存器堆模块，信号及读写功能说明参见实验2。
  • ALU模块：算术逻辑运算单元模块，信号及读写功能说明参见实验1。
  • MUX模块：2选1模块。
  • DataRAM模块：RAM存储器，信号及读写功能说明参见实验2。
  • Ext模块：立即数扩展模块，信号及读写功能说明参见实验1。
  • Instr信号：32位输入信号，其值位指令的32位机器码。
  • clk信号：时钟信号，输入。
  • srcReg信号：MUX数据输入选择信号。根据不同指令，选择指令提供的rk或rd值作为寄存器堆Rb的输入。
  • ALUBsrc信号：MUX数据输入选择信号。根据不同指令，选择寄存器或立即数作为ALU的源操作数b。
  • MemToReg信号：MUX数据输入选择信号。根据不同指令，选择将ALU的运算结果或是DataRAM取出的值作为要存入寄存器堆的值。

Ⅱ Verilog实现 

0x00 二选一控制器

设计代码：

module mux(a,b,s,y);
input[31:0]a,b; input s; output[31:0]y; assign y = (!s)?a:b;
endmodule

由于该模块比较简单，且本篇文章重点在于构建数据通路，故不再给出仿真代码和仿真波形，感兴趣的读者可自行验证。

0x01 构建数据通路

利用Verilog HDL设计顶层电路模型，把前面实验设计的ALU、寄存器堆和存储器进行连接，搭建支持下表所示6条LA32R指令功能的数据通路。

指令

功能

说明

add.w rd,rj,rk

GR[rd]⟵GR[rj]+GR[rk]

加法

slt rd,rj,rk

if (GR[rj]<GR[rk]) GR[rd]⟵1 else GR[rd]⟵0

带符号数的大小比较

sltu rd,rj,rk

if (GR[rj]<GR[rk]) GR[rd]⟵1 else GR[rd]⟵0

无符号数的大小比较

lu12i.w rd,si20

GR[rd] ⟵si20 || 12’b0

GR[rd]的高20位为si20，低12位为0

st.w rd,rj,si12

Addr⟵GR[rj] + Signextend(si12) , M[Addr]⟵GR[rd]

把GR[rd]的值存入内存Addr单元，

ld.w rd,rj,si12

Addr⟵GR[rj] + Signextend(si12) , GR[rd] ⟵M[Addr]

从内存Addr单元取数，存入R[rd]

所用到的六条指令的龙芯架构32位精简版指令参考如下图：

本文提供两种思路：

1.在书写仿真文件时，将信号量给出。

2.在书写设计文件时，将信号量封装在设计文件中。

❓思考：

读者可以先思考这两种思路有什么各存在什么优缺点

🚩注：

数据通路所用到的模块（ALU，寄存器等）在本专栏的前两篇文章中均以给出，故此处不再赘述，但是构建数据通路时要注意将这几个模块写入设计文件中。

下列设计文件中只给出顶层设计代码。

需要的模块：

【单周期CPU】LoongArch | 32位寄存器DR | 32位的程序计数器PC | 通用寄存器堆Registers | 32位RAM存储器_流继承的博客-CSDN博客

【单周期CPU】LoongArch | 立即数扩展模块Ext | 32位算术逻辑运算单元（ALU）_流继承的博客-CSDN博客

首先根据指令，选择合适的控制信号： 

思路一：

设计代码：

module cpu (
input [31:0]Instr,
input clk, srcReg, ALUBSrc,MemWrEn, MemToReg,RegWr,
input [1:0]ExtOp, 
input [2:0]AluCtrl,
output [31:0]Result,
output zero) ;wire [4:0]rb;
wire [31:0]aluA, aluB, regBusB, imm, addrDram, datainDram, dataoutDram, aluResult, MemToRegMux1;MUX muxRb(.mux_out(rb),.mux_in1(Instr[14:10]),.mux_in2(Instr[4:0]),.sel(srcReg));
Registers registers(.busW(Result),.clk(clk),.RegWr(RegWr),.Ra(Instr[9:5]),.Rb(rb),.Rw(Instr[4:0]),.busA(aluA),.busB(regBusB));
li_ji_shu ext(.DataIn(Instr),.ExtOp(ExtOp),.DataOut(imm));
MUX muxAluB(.mux_out(aluB),.mux_in1(regBusB),.mux_in2(imm),.sel(ALUBSrc));
ALU alu(.a(aluA),.b(aluB),.op(AluCtrl),.AddResult(aluResult),.Zero(zero));
RAM dataRam(.clk(clk),.MemWrEn(MemWrEn),.addr(aluResult),.data_in(regBusB),.data_out(MemToRegMux1));
MUX muxResult(.mux_out(Result),.mux_in1(aluResult),.mux_in2(MemToRegMux1),.sel(MemToReg));
endmodule

仿真代码：

module sim_cpu();reg [31:0]Instr;reg clk, srcReg, ALUBSrc,MemWrEn, MemToReg,RegWr;reg [1:0]ExtOp;reg [2:0]AluCtrl;wire [31:0]Result;wire zero ;Cpuuu1(Instr,clk, srcReg, ALUBSrc,MemWrEn, MemToReg,RegWr,ExtOp,AluCtrl,Result,zero);initial clk = 0;always begin#20 clk = ~clk;endinitial begin
Instr = 32'b000101_0_0000_0000_0000_0000_0001_00001; srcReg=0; ExtOp=2'b10;ALUBSrc=1; AluCtrl=3'b111;MemWrEn=0;MemToReg=0; RegWr=1 ; #40; 
//    $stop;Instr = 32'b000101_0_0000_0000_0000_0000_0010_00010;srcReg=0; ExtOp=2'b10;ALUBSrc=1; AluCtrl=3'b111;MemWrEn=0;MemToReg=0; RegWr=1 ; #40;
//    $stop;Instr = 32'b000101_0_1111_1111_1111_1111_1111_00011; srcReg=0; ExtOp=2'b10;ALUBSrc=1; AluCtrl=3'b111;MemWrEn=0;MemToReg=0; RegWr=1 ; #40;
//    $stop;Instr = 32'b000101_0_1111_1111_1111_1111_1110_00100;srcReg=0; ExtOp=2'b10;ALUBSrc=1; AluCtrl=3'b111;MemWrEn=0;MemToReg=0; RegWr=1 ; #40;$stop;Instr = 32'b000000_0000_01_00000_00010_00001_00101;srcReg=0; ExtOp=2'b00;ALUBSrc=0; AluCtrl=3'b000;MemWrEn=0;MemToReg=0; RegWr=1 ; #40;$stop;end
endmodule

思路二： 

设计代码：

module cpu(Zero,busA,data_out,Instr,clk);input clk;input [31:0] Instr;output Zero;output [31:0] busA,data_out;wire [31:0] imm1,imm2,imm3,imm4,imm5,imm6,imm7,imm8;reg [1:0] ExtOp;reg SrcReg,RegWr,ALUBSrc,MemWrEn,MemToReg;reg [2:0] ALUCtrl;always @ (*) beginif(Instr[29:27]==3'b000)case(Instr[17:15])3'b000:{SrcReg,RegWr,ALUBSrc,ALUCtrl,MemWrEn,MemToReg,ExtOp} = 10'b0100000000;3'b100:{SrcReg,RegWr,ALUBSrc,ALUCtrl,MemWrEn,MemToReg,ExtOp} = 10'b0101010000;3'b101:{SrcReg,RegWr,ALUBSrc,ALUCtrl,MemWrEn,MemToReg,ExtOp} = 10'b0101100000;endcaseif(Instr[29:27]==3'b010){SrcReg,RegWr,ALUBSrc,ALUCtrl,MemWrEn,MemToReg,ExtOp} = 10'b0111110010;if(Instr[29:27]==3'b101) beginif(Instr[24:22]==3'b110){SrcReg,RegWr,ALUBSrc,ALUCtrl,MemWrEn,MemToReg,ExtOp} = 10'b1010001000;if(Instr[24:22]==3'b010){SrcReg,RegWr,ALUBSrc,ALUCtrl,MemWrEn,MemToReg,ExtOp} = 10'b0110000100;endendassign busA = imm3;assign data_out = imm7;Ext M1(.Dataout(imm1),.DataIn(Instr),.Extop(ExtOp));MUX M2(.mux_out(imm2),.sel(SrcReg),.mux_in1(Instr[14:10]),.mux_in2(Instr[4:0]));Registers M3(.busA(imm3),.busB(imm4),.clk(clk),.RegWr(RegWr),.busW(imm8),.Rw(Instr[4:0]),.Ra(Instr[9:5]),.Rb(imm2));MUX M4(.mux_out(imm5),.sel(ALUBSrc),.mux_in1(imm4),.mux_in2(imm1));ALU M5(.Zero(Zero),.AddResult(imm6),.a(imm3),.b(imm5),.op(ALUCtrl));RAM M6(.data_out(imm7),.clk(clk),.MemWrEn(MemWrEn),.addr(imm6),.data_in(imm4));MUX M7(.mux_out(imm8),.sel(MemToReg),.mux_in1(imm6),.mux_in2(imm7));
endmodule

仿真代码：

module sim_cpu();reg clk;reg [31:0] Instr;wire Zero;wire [31:0] busA,data_out;cpu uu1(Zero,busA,data_out,Instr,clk);initial clk = 0;always beginInstr = 32'b0001010_00000000000000000001_00001;#100;//lu12i.w 存4'h1000入1号寄存器$stop;Instr = 32'b0001010_00000000000000000010_00010;#100;//lu12i.w 存4'h2000入2号寄存器$stop;Instr = 32'b00000000000100000_00001_00010_00011;#100;//add.w 1+2寄存器->3寄存器$stop;Instr = 32'b0001010_10000000000000000001_00100;#100;//lu12i.w 存4'h-1000入4号寄存器$stop;Instr = 32'b00000000000100100_00001_00100_00101;#100;//slt 带符号比较结果存入寄存器5$stop;Instr = 32'b00000000000100101_00001_00100_00110;#100;//sltu 无符号数比较，结果存入寄存器6$stop;Instr = 32'b0010100110_000000000001_00001_00010;#100;//st.w 2寄存器存入1寄存器$stop;Instr = 32'b0010100010_000000000001_00001_00111;#100;//ld.w$stop;endalways #50 clk = ~clk;
endmodule

Ⅲ 结果分析

0x00 思路一结果分析

 仿真结果：

阅读仿真波形，可得到如下的仿真结果数据。

 数据通路电路仿真测试输入信号初值仿真测试结果

序号

输入

输出

Instr

SrcReg

ExtOp

ALUBSrc

AluCtrl

MemWrEn

MemToReg

RegWr

Result

Zero

1

32’h14000021

0

2’b10

1

3’b111

0

0

1

32’h00001000

0

2

32’h14000042

0

2’b10

1

3’b111

0

0

1

32’h00002000

0

3

32’h15ffffe3

0

2’b10

1

3’b111

0

0

1

32’hfffff000

0

4

32’h15ffffc4

0

2’b10

1

3’b111

0

0

1 

32’hffffe000

0

0x01 思路二结果分析

 结果展示：

根据寄存器中是否存入了指令里给出的值判断是否成功

阅读实验结果，可得到如下的数据。

数据通路电路仿真测试输入信号初值测试结果

序号

输入

结果

Instr

1

0001010_00000000000000000001_00001

把值存入寄存器1，寄存器1内的值为00001000

2

0001010_00000000000000000010_00010

把值存入寄存器2，寄存器2内的值为00002000

3

00000000000100000_00001_00010_00011

寄存器1和2的结果相加，存入寄存器3，寄存器3内的值为00003000

4

0001010_10000000000000000001_00100

把值存入寄存器4，寄存器4内的值为80001000

5

00000000000100100_00001_00100_00101

带符号比较结果存入寄存器5，值为00000001

6

00000000000100101_00001_00100_00110

无符号数比较，结果存入寄存器6，值为00000000

7

0010100110_000000000001_00001_00010

将值存入内存

8

0010100010_000000000001_00001_00111

将值从内存取出

 分析：

首先把值存入寄存器1，并检查寄存器1内的值是否为00001000；

再把值存入寄存器2，检查寄存器2内的值是否为00002000；

把寄存器1和2的结果相加，存入寄存器3，检查寄存器3内的值是否为00003000。

把值存入寄存器4，寄存器4内的值为80001000，对寄存器4和寄存器1的值分别进行无符号比较和有符号比较；

带符号比较结果存入寄存器5，值为00000001。

无符号数比较，结果存入寄存器6，值为00000000。

最后再实现将值存入内存和将值从内存取出。均成功实现。

🚩注：

使用ld.w rd,rj,si12指令的时，若ram中定义的单元数太小，则无法在寄存器中存入数据

根据本篇所书写的指令，可以改为：reg [31:0] mem [0:10000]

得到结果： 

📢PS：读者可自行在网上查阅 LoongArch之LA32R版 的相关资料，以便于对LA32R版的指令有进一步的了解。

END 

📝因为作者的能力有限，所以文章可能会存在一些错误和不准确之处，恳请大家指出！

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.hqwc.cn/news/19007.html

如若内容造成侵权/违法违规/事实不符，请联系编程知识网进行投诉反馈email:809451989@qq.com，一经查实，立即删除！

相关文章

嵌入式Linux领域中的C++：应用层主力与挑战

嵌入式Linux领域中的C++：应用层主力与挑战

嵌入式Linux领域中&#xff0c;C是应用层的主要编程语言之一。尽管QT/C在某些领域被Android/Java逐渐替代&#xff0c;但在医疗、工控、车载导航等领域仍占主导地位。对于嵌入式人员学习C的观点存在一定片面性。C的难点在于移动语义、模板偏特化、lambda表达式、模板元编程等知…
阅读更多...
QInputDialog 不显示ok或cancel按钮bug

QInputDialog 不显示ok或cancel按钮bug

今天遇到一个奇怪问题&#xff0c;就是调用 QInputDialog::getText去获取输入文本&#xff0c;但是无法显示系统ok和cancel按钮&#xff0c;我记得之前是可以的&#xff0c;于是我回退上一个版本是正常&#xff0c;于是对比两个版本代码&#xff0c;发现&#xff0c;自己重写 Q…
阅读更多...
基于Python制作一个简单的文章搜索工具

基于Python制作一个简单的文章搜索工具

这篇文章主要为大家详细介绍了如何基于Python制作一个简单的文章搜索工具&#xff0c;都是一些基础的应用&#xff0c;文中的示例代码讲解详细&#xff0c;感兴趣的可以了解一下 前言 今天&#xff0c;我无聊的时候做了一个搜索文章的软件&#xff0c;有没有更加的方便快捷不知…
阅读更多...
go-zero微服务实战——基本环境搭建

go-zero微服务实战——基本环境搭建

简介 项目架构来源于go-zero实战&#xff1a;让微服务Go起来。此对该项目有所删减&#xff0c;相对简单适合初学者。 省去了项目中每个服务占用独立docker的过程&#xff0c;省略了docker-compose的构建过程。每个服务是一个独立的程序不依赖与容器。 环境搭建 安装goctl …
阅读更多...
033、TiDB特性_AUTO_INCREMENT

033、TiDB特性_AUTO_INCREMENT

自增列 实现原理使用限制相关参数示例 实现原理 每一个自增列使用一个全局可见的键值对用于记录当前已分配的最大ID为了降低分布式系统分配自增ID的网络开销&#xff0c;每个TiDB节点会缓存一个不重复的ID段当前预分配的ID段使用完毕&#xff0c;或重启&#xff0c;都会重新再…
阅读更多...
使用楔形步进体模进行X射线骨密度测定

使用楔形步进体模进行X射线骨密度测定

来源&#xff1a;投稿 作者&#xff1a;洪棋 编辑&#xff1a;学姐 骨密度(BMD)被广泛应用于骨折风险的预测和骨质疏松症的常规识别。双能x线骨密度仪(DXA)在临床上广泛用于测量脊柱、髋关节和前臂的骨密度(aBMD)。放射学骨密度测定法(Radiographic absorpometry, RA)是最早的骨…
阅读更多...
微信小程序开发学习之页面导航（声明式导航和编程式导航）

微信小程序开发学习之页面导航（声明式导航和编程式导航）

微信小程序之页面导航&#xff08;声明式导航和编程式导航&#xff09; 1.0 页面导航1.1. 声明式导航1.1.1. 导航到tabBar页面1.1.2. 导航到非tabBar页面1.1.3. 后退导航 1.2. 编程式导航1.2.1. 导航到tabBar页面1.2.2. 导航到非tabBar页面1.2.3. 后退导航 1.3. 导航传参1.3.1.…
阅读更多...
ELK之logstash四大组件

ELK之logstash四大组件

ELK之logstash四大组件 一、grok(正则捕获插件) 1.内置正则调用 //内置正则表达式调用 %{SYNTAX:SEMANTIC}●SYNTAX代表匹配值的类型&#xff0c;例如&#xff0c;0.11可以NUMBER类型所匹配&#xff0c;10.222.22.25可以使用IP匹配。●SEMANTIC表示存储该值的一个变量声明&a…
阅读更多...
软件设计模式与体系结构-设计模式-行为型软件设计模式-访问者模式

软件设计模式与体系结构-设计模式-行为型软件设计模式-访问者模式

目录 二、访问者模式概念代码类图实例一&#xff1a;名牌运动鞋专卖店销售软件实例二&#xff1a;计算机部件销售软优缺点适用场合课程作业 二、访问者模式 概念 对于系统中的某些对象&#xff0c;它们存储在同一个集合中&#xff0c;具有不同的类型对于该集合中的对象&#…
阅读更多...
Kafka request.log中RequestQueueTimeMs、LocalTimeMs、RemoteTimeMs、ThrottleTimeMs、含义

Kafka request.log中RequestQueueTimeMs、LocalTimeMs、RemoteTimeMs、ThrottleTimeMs、含义

Kafka request.log中RequestQueueTimeMs、LocalTimeMs、RemoteTimeMs、ThrottleTimeMs、含义 要理解各个延时项的含义&#xff0c;必须从Kafka收到TCP请求、处理请求到返回TCP包整个流程开始梳理 RequestQueueTimeMs Processor 执行processNewResponses() 方法&#xff0c;不…
阅读更多...
Empirical Evaluation of Gated Recurrent Neural Networks on Sequence Modeling

Empirical Evaluation of Gated Recurrent Neural Networks on Sequence Modeling

感想&#xff1a;由于看不懂官方代码的原因&#xff0c;自己这方面耽误了一段时间&#xff0c;一方面&#xff0c;在AI与经济学之间犹豫了许久&#xff0c;另一方面&#xff0c;工作 了半年&#xff0c;也没发工资&#xff0c;没空找培训代码的课程&#xff0c;所以停止更新了三…
阅读更多...
wx.getUserProfile too frequently 问题

wx.getUserProfile too frequently 问题

接口调用频率规范 概念介绍 小程序wx接口可分为“普通接口”和“限频接口”。 “限频接口”指的是一个用户在一段时间内不允许频繁调用的wx接口&#xff0c;此类接口一般会调用到微信后台系统资源&#xff0c;为了保护系统&#xff0c;同时防止用户资源被滥用&#xff0c;开…
阅读更多...
推荐文章
最新文章

Copyright @ 2022~2023