FPGA项目（16）——基于FPGA的音乐演奏电路-编程知识

FPGA项目（16）——基于FPGA的音乐演奏电路

1.设计要求

能在实验箱上，循环播放一段音乐。（需要源码的直接看最后一节）

2.设计原理

组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需要的两个基本要素，问题是如何来获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现乐曲的演奏果。

如图1 所示为乐曲硬件演奏的电路原理图。其中counter_1 为地址发生器，music 为音符数据产生器，decoder_1 为初始值设置译码器，dvf 为数控分频器。

当一个4Hz 的时钟脉冲来到时，music 模块输出一个音符数据q[3..0]给decoder_1 模块，decoder_1 模块就会输出此音符相应的计数初值到数控分频器模块dvf，当一个12MHz 的时钟脉冲来到时，数控分频器模块就根据计数初值输出相应的频率给扬声器，扬声器就发出对应音符的声音来。连续的4Hz 时钟脉冲就这样一个一个地把乐谱发生器中的音符传送到扬声器。

3.设计要点

音符的频率由数控分频模块dvf 获得，其由clk12MHz 输入一具有较高频率（12MHz）的时钟，通过dvf 分频由spks 输出。Dvf 首先对clk12MHz 信号进行12 分频，然后根据输入的11 位预置数tone[10..0]对1MHz 信号分频。由于直接分频得出的信号是脉宽极窄的信号，为了有利于驱动扬声器，在dvf 中另加一个2 分频器以均衡占空比，但这时的频率将是原来的1/2。Spks 的输出频率将决定每一音符的音调；这样decoder_1 的预置数tone[10..0]与输出频率就有了对应关系，而输出的频率又与音乐音符的发声有对应关系。例如decoder_1 模块中若取tone[10..0]=11’H305，将由spks 发出音符为“1”音的信号频率392Hz。其中预置数tone[10..0]可由下面的公式来表示：

音乐频率对应列表如表1 所示，根据表1 和公式1，可以算出不同音符的预置数。

音符的持续时间需根据乐曲的速度及每个音符的节拍数来确定。模块decoder_1 的功能首先是为模块dvf 提供所发音符的分频预置数，而此数在模块dvf 输入口停留的时间即为此音符的节拍周期。模块decoder_1 是乐曲简谱码对应的分频预置数查表电路，decoder_1 的分频预置数是根据公式（1）和表1 得到的，程序中设置了乐曲全部音符所对应的分频预置数，每一音符的停留时间则由音乐节拍和音频发生查表模块music 中简谱码和工作时钟clk4Hz 的频率（在此为4Hz）决定。模块music 是一个LPM_ROM，它的输入频率为工作频率4Hz。模块decoder_1 的输出值由music 模块输出的q[3..0]确定，其输入index[3..0]的值在dvf 中对应的输出频率值与持续的时间由模块music 决定。