了解到这里，大家可能会有个疑问：据我们常见，一个模块中不仅包含specify块,还会包含大量的门单元等语句。我们通常在specify块中会指定模块路径延迟, 模块内的路径单元(基本的门级单元、开关级元件或者子模块)又存在分布延迟,。

模块中这两种延迟经常会共存,那么此时进行仿真时应该使用哪种延迟呢？两种延迟下延时大小如果相等，还好说，如果不相等，那么采取哪种数值呢？

如下图所示：

例子中存在分布延迟大小为7，module -path-delay 大小为7的延迟数据

分布延迟和路径延时的图中显示，如下图所示： 

 总结规则如下：

（1）如果环境中加入了： +delay_mode_path compile-time/analysis 选项，那么 VCS 采用module-path-delay 

（2）如果环境中加入了： the +delay_mode_distributed compil