STM32F103 SPI详解及示例代码

news/2024/11/16 1:17:28/文章来源:https://www.cnblogs.com/zhaoweiwei/p/18310882/SPI

1 SPI协议详解

SPI是串行外设接口（Serial Peripheral Interface）的缩写，是美国摩托罗拉公司（Motorola）最先推出的一种同步串行传输规范，也是一种单片机外设芯片串行扩展接口，是一种高速、全双工、同步通信总线，所以可以在同一时间发送和接收数据，SPI没有定义速度限制，通常能达到甚至超过10M/bps。SPI有主、从两种模式，通常由一个主模块和一个或多个从模块组成（SPI不支持多主机），主模块选择一个从模块进行同步通信，从而完成数据的交换。提供时钟的为主设备（Master），接收时钟的设备为从设备（Slave），SPI接口的读写操作，都是由主设备发起，当存在多个从设备时，通过各自的片选信号进行管理。

SPI通信原理很简单，需要至少4根线，单向传输时3根线，它们是MISO（主设备数据输入）、MOSI（主设备数据输出）、SCLK（时钟）和CS/SS（片选）：

MISO（Master Input Slave Output）：主设备数据输入，从设备数据输出；

MOSI（Master Output Slave Input）：主设备数据输出，从设备数据输入；

SCLK（Serial Clock）：时钟信号，由主设备产生；

CS/SS（Chip Select/Slave Select）：从设备使能信号，由主设备控制，一主多从时，CS/SS是从芯片是否被主芯片选中的控制信号，只有片选信号为预先规定的使能信号时（高电位或低电位），主芯片对此从芯片的操作才有效。

图1 一主多从

1.1 通信原理

SPI主设备和从设备都有一个串行移位寄存器，主设备通过向它的SPI串行寄存器写入一个字节来发起一次传输。

图2 数据移位交换

SPI数据通信的流程可以分为以下几步：

1、主设备发起信号，将CS/SS拉低，启动通信。

2、主设备通过发送时钟信号，来告诉从设备进行写数据或者读数据操作（采集时机可能是时钟信号的上升沿（从低到高）或下降沿（从高到低），因为SPI有四种模式，后面会讲到），它将立即读取数据线上的信号，这样就得到了一位数据（1bit）。

3、主机（Master）将要发送的数据写到发送数据缓存区（Memory），缓存区经过移位寄存器（缓存长度不一定，看单片机配置），串行移位寄存器通过MOSI信号线将字节一位一位的移出去传送给从机，同时MISO接口接收到的数据经过移位寄存器一位一位的移到接收缓存区。

4、从机（Slave）也将自己的串行移位寄存器（缓存长度不一定，看单片机配置）中的内容通过MISO信号线返回给主机。同时通过MOSI信号线接收主机发送的数据，这样，两个移位寄存器中的内容就被交换。

其实SPI只有主模式和从模式之分，没有读和写的说法，外设的写操作和读操作是同步完成的。若只进行写操作，主机只需忽略接收到的字节（虚拟数据/dummy data）；反之，若主机要读取从机的一个字节，就必须发送一个空字节来引发从机的传输。也就是说，你发一个数据必然会收到一个数据；你要收一个数据必须也要先发一个数据。

1.2 通信特性

1.2.1 设备选择

SPI是单主设备（Single Master）通信协议，只有一支主设备能发起通信，当SPI主设备想读/写从设备时，它首先拉低从设备对应的SS线（SS是低电平有效）。接着开始发送工作脉冲到时钟线上，在相应的脉冲时间上，主设备把信号发到MOSI实现“写”，同时可对MISO采样而实现“读”。如下图所示：

图3 逻辑分析仪数据抓取示例

低电平选择只是标准模式，也可以选择高电平有效，即IDLE时CLK为低电平，Master在要选择Slave时将CLK信号拉高。需要说明的是无论哪种方式，Master和Slave需要对选择模式配置一致。

1.2.2 设备时钟

SPI时钟特点主要包括：时钟速率、时钟极性和时钟相位三方面。

时钟速率

SPI总线上的主设备必须在通信开始时候配置并生成相应的时钟信号。从理论上讲，只要实际可行，时钟速率就可以是你想要的任何速率，当然这个速率受限于每个系统能提供多大的系统时钟频率，以及最大的SPI传输速率。

时钟极性

根据硬件制造商的命名规则不同，时钟极性通常写为CKP或CPOL。时钟极性和相位共同决定读取数据的方式，比如信号上升沿读取数据还是信号下降沿读取数据。

CKP可以配置为1或0，这意味着可根据需要将时钟的默认状态（IDLE）设置为高或低。极性反转可以通过简单的逻辑逆变器实现。须参考设备的数据手册才能正确设置CKP和CKE。

CKP = 0：时钟空闲IDLE为低电平0；

CKP = 1：时钟空闲IDLE为高电平1。

时钟相位

根据硬件制造商的不同，时钟相位通常写为CKE或CPHA。顾名思义，时钟相位/边沿，也就是采集数据时是在时钟信号的具体相位或者边沿；

CKE = 0：在时钟信号SCK的第一个跳变沿采样；

CKE = 1：在时钟信号SCK的第二个跳变沿采样。

1.2.3 四种模式

根据SPI的时钟极性和时钟相位特性可以设置4种不同的SPI通信操作模式，它们的区别是定义了在时钟脉冲的哪条边沿转换（toggles）输出信号，哪条边沿采样输入信号，还有时钟脉冲的稳定电平值（就是时钟信号无效时是高还是低），详情如下所示：

Mode0：CKP=0，CKE=0：当空闲态时，SCK处于低电平，数据采样是在第1个边沿，也就是SCK由低电平到高电平的跳变，所以数据采样是在上升沿（准备数据），（发送数据）数据发送是在下降沿。

Mode1：CKP=0，CKE=1：当空闲态时，SCK处于低电平，数据发送是在第2个边沿，也就是SCK由低电平到高电平的跳变，所以数据采样是在下降沿，数据发送是在上升沿。

Mode2：CKP=1，CKE=0：当空闲态时，SCK处于高电平，数据采集是在第1个边沿，也就是SCK由高电平到低电平的跳变，所以数据采集是在下降沿，数据发送是在上升沿。

Mode3：CKP=1，CKE=1：当空闲态时，SCK处于高电平，数据发送是在第2个边沿，也就是SCK由高电平到低电平的跳变，所以数据采集是在上升沿，数据发送是在下降沿。

图4 四种模式

图中黑线为采样数据的时刻，蓝线为SCK时钟信号。

举个例子，下图是SPI Mode0读/写时序，可以看出SCK空闲状态为低电平，主机输出数据在第一个跳变沿被从机采样，主机输入数据同理。

图5 Mode0数据采样实例

图5是SPI Mode3读/写时序，SCK空闲状态为高电平，主机输出数据在第二个跳变沿被从机采样（对应图中绿色箭头），主机输入数据同理。

1.2.4 优缺点

优点

无起始位和停止位，因此数据位可以连续传输而不会被中断；

没有像I2C这样复杂的从设备寻址系统；

数据传输速率比I2C更高（几乎快两倍）；

分离的MISO和MOSI信号线，因此可以同时发送和接收数据；

极其灵活的数据传输，不限于8位，它可以是任意大小的字；

非常简单的硬件结构。从站不需要唯一地址（与I2C不同）。从机使用主机时钟，不需要精密时钟振荡器/晶振（与UART不同）。不需要收发器（与CAN不同）。

缺点

使用四根信号线（I2C和UART使用两根信号线）；

无法确认是否已成功接收数据（I2C拥有此功能）；

没有任何形式的错误检查，如UART中的奇偶校验位；

只允许一个主设备；

没有硬件从机应答信号（主机可能在不知情的情况下无处发送）；

没有定义硬件级别的错误检查协议；

与RS-232和CAN总线相比，只能支持非常短的距离。

2 STM32相关内容

本博客基于STM32F103ZET6控制板进行所有操作，其他STM32F1型号控制板可以参考。

2.1 SPI外设简介及架构剖析

STM32的SPI外设可用作通讯的主机及从机，支持最高的SCK时钟频率为f_pclk/2 (STM32F103型号的芯片默认f_pclk1为36MHz， f_pclk2为72MHz)，完全支持SPI协议的4种模式，数据帧长度可设置为8位或16位，可设置数据MSB先行或LSB先行。它还支持双线全双工、双线单向以及单线模式。其中双线单向模式可以同时使用MOSI及MISO数据线向一个方向传输数据，可以加快一倍的传输速度。而单线模式则可以减少硬件接线，当然这样速率会受到影响。我们只讲解双线全双工模式。

图6 SPI架构

2.1.1 通信引脚

SPI的所有硬件架构都从图6 SPI架构图中左侧MOSI、MISO、SCK及NSS线展开的。STM32芯片有多个SPI外设，它们的SPI通讯信号引出到不同的GPIO引脚上，使用时必须配置到这些指定的引脚，见表 STM32F10x的SPI引脚。关于GPIO引脚的复用功能，可查阅《STM32F10x规格书》，以它为准。

图7 SPI引脚

其中SPI1是APB2上的设备，最高通信速率达36Mbtis/s，SPI2、SPI3是APB1上的设备，最高通信速率为18Mbits/s。除了通讯速率，在其它功能上没有差异。其中SPI3用到了下载接口的引脚，这几个引脚默认功能是下载，第二功能才是IO口，如果想使用SPI3接口，则程序上必须先禁用掉这几个IO口的下载功能。一般在资源不是十分紧张的情况下，这几个IO口是专门用于下载和调试程序，不会复用为SPI3。

2.1.2 时钟控制逻辑

SCK线的时钟信号，由波特率发生器根据“控制寄存器CR1”中的BR[0:2]位控制，该位是对f_pclk时钟的分频因子，对f_pclk的分频结果就是SCK引脚的输出时钟频率，计算方法见表 BR位对f_pclk的分频。

图8 分频配置

其中的f_pclk频率是指SPI所在的APB总线频率， APB1为f_pclk1，APB2为f_pckl2。

通过配置“控制寄存器CR”的“CPOL位”及“CPHA”位可以把SPI设置成前面分析的4种SPI模式。

2.1.3 数据控制逻辑

SPI的MOSI及MISO都连接到数据移位寄存器上，数据移位寄存器的数据来源及目标接收、发送缓冲区以及MISO、MOSI线。当向外发送数据的时候，数据移位寄存器以“发送缓冲区”为数据源，把数据一位一位地通过数据线发送出去；当从外部接收数据的时候，数据移位寄存器把数据线采样到的数据一位一位地存储到“接收缓冲区”中。通过写SPI的“数据寄存器DR”把数据填充到发送缓冲区中，通讯读“数据寄存器DR”，可以获取接收缓冲区中的内容。其中数据帧长度可以通过“控制寄存器CR1”的“DFF位”配置成8位及16位模式；配置“LSBFIRST位”可选择MSB先行还是LSB先行。

2.1.4 整体控制逻辑

整体控制逻辑负责协调整个SPI外设，控制逻辑的工作模式根据我们配置的“控制寄存器(CR1/CR2)”的参数而改变，基本的控制参数包括前面提到的SPI模式、波特率、LSB先行、主从模式、单双向模式等等。在外设工作时，控制逻辑会根据外设的工作状态修改“状态寄存器(SR)”，我们只要读取状态寄存器相关的寄存器位，就可以了解SPI的工作状态了。除此之外，控制逻辑还根据要求，负责控制产生SPI中断信号、DMA请求及控制NSS信号线。
实际应用中，我们一般不使用STM32 SPI外设的标准NSS信号线，而是更简单地使用普通的GPIO，软件控制它的电平输出，从而产生通讯起始和停止信号。

2.2 通信过程

STM32使用SPI外设通讯时，在通讯的不同阶段它会对“状态寄存器SR”的不同数据位写入参数，我们通过读取这些寄存器标志来了解通讯状态。图9 主发送器通讯过程中的是“主模式”流程，即STM32作为SPI通讯的主机端时的数据收发过程。

图9 主模式收发流程

主模式收发流程及事件说明如下：

(1) 控制NSS信号线，产生起始信号(图中没有画出)；
(2) 把要发送的数据写入到“数据寄存器DR”中，该数据会被存储到发送缓冲区；
(3) 通讯开始，SCK时钟开始运行。MOSI把发送缓冲区中的数据一位一位地传输出去； MISO则把数据一位一位地存储进接收缓冲区中；
(4) 当发送完一帧数据的时候，“状态寄存器SR”中的“TXE标志位”会被置1，表示传输完一帧，发送缓冲区已空；类似地，当接收完一帧数据的时候，“RXNE标志位”会被置1，表示传输完一帧，接收缓冲区非空；
(5) 等待到“TXE标志位”为1时，若还要继续发送数据，则再次往“数据寄存器DR”写入数据即可；等待到“RXNE标志位”为1时，通过读取“数据寄存器DR”可以获取接收缓冲区中的内容。
假如我们使能了TXE或RXNE中断，TXE或RXNE置1时会产生SPI中断信号，进入同一个中断服务函数，到SPI中断服务程序后，可通过检查寄存器位来了解是哪一个事件，再分别进行处理。也可以使用DMA方式来收发“数据寄存器DR”中的数据。

2.3 SPI初始化结构体详解

跟其它外设一样，STM32标准库提供了SPI初始化结构体及初始化函数来配置SPI外设。初始化结构体及函数定义在库文件“stm32f10x_spi.h”及“stm32f10x_spi.c”中，编程时我们可以结合这两个文件内的注释使用或参考库帮助文档。了解初始化结构体后我们就能对SPI外设运用自如了，见代码清单：SPI-1。

 1 typedef struct
 2 {
 3     uint16_t SPI_Direction;           /*设置SPI的单双向模式 */
 4     uint16_t SPI_Mode;                /*设置SPI的主/从机端模式 */
 5     uint16_t SPI_DataSize;            /*设置SPI的数据帧长度，可选8/16位 */
 6     uint16_t SPI_CPOL;                /*设置时钟极性CPOL，可选高/低电平*/
 7     uint16_t SPI_CPHA;                /*设置时钟相位，可选奇/偶数边沿采样 */
 8     uint16_t SPI_NSS;                 /*设置NSS引脚由SPI硬件控制还是软件控制*/
 9     uint16_t SPI_BaudRatePrescaler;   /*设置时钟分频因子，fpclk/分频数=fSCK */
10     uint16_t SPI_FirstBit;            /*设置MSB/LSB先行 */
11     uint16_t SPI_CRCPolynomial;       /*设置CRC校验的表达式 */
12 } SPI_InitTypeDef;

这些结构体成员说明如下，其中括号内的文字是对应参数在STM32标准库中定义的宏：

SPI_Direction

本成员设置SPI的通讯方向，可设置为双线全双工(SPI_Direction_2Lines_FullDuplex)，双线只接收(SPI_Direction_2Lines_RxOnly)，单线只接收(SPI_Direction_1Line_Rx)、单线只发送模式(SPI_Direction_1Line_Tx)。

SPI_Mode

本成员设置SPI工作在主机模式(SPI_Mode_Master)或从机模式(SPI_Mode_Slave )，这两个模式的最大区别为SPI的SCK信号线的时序， SCK的时序是由通讯中的主机产生的。若被配置为从机模式，STM32的SPI外设将接受外来的SCK信号。

SPI_DataSize

本成员可以选择SPI通讯的数据帧大小是为8位(SPI_DataSize_8b)还是16位(SPI_DataSize_16b)。

SPI_CPOL和SPI_CPHA

这两个成员配置SPI的时钟极性CPOL和时钟相位CPHA，这两个配置影响到SPI的通讯模式，关于CPOL和CPHA的说明参考前面“通讯模式”小节。

时钟极性CPOL成员，可设置为高电平(SPI_CPOL_High)或低电平(SPI_CPOL_Low )。

时钟相位CPHA 则可以设置为SPI_CPHA_1Edge(在SCK的奇数边沿采集数据) 或SPI_CPHA_2Edge(在SCK的偶数边沿采集数据) 。

SPI_NSS

本成员配置NSS引脚的使用模式，可以选择为硬件模式(SPI_NSS_Hard )与软件模式(SPI_NSS_Soft )，在硬件模式中的SPI片选信号由SPI硬件自动产生，而软件模式则需要我们亲自把相应的GPIO端口拉高或置低产生非片选和片选信号。实际中软件模式应用比较多。

SPI_BaudRatePrescaler

本成员设置波特率分频因子，分频后的时钟即为SPI的SCK信号线的时钟频率。这个成员参数可设置为fpclk的2、4、6、8、16、32、64、128、256分频。

SPI_FirstBit

所有串行的通讯协议都会有MSB先行(高位数据在前)还是LSB先行(低位数据在前)的问题，而STM32的SPI模块可以通过这个结构体成员，对这个特性编程控制。

SPI_CRCPolynomial

这是SPI的CRC校验中的多项式，若我们使用CRC校验时，就使用这个成员的参数(多项式)，来计算CRC的值。

配置完这些结构体成员后，我们要调用SPI_Init函数把这些参数写入到寄存器中，实现SPI的初始化，然后调用SPI_Cmd来使能SPI外设。

以上内容引用：https://doc.embedfire.com/mcu/stm32/f103badao/std/zh/latest/book/SPI.html

2.4 NSS片选详解

2.4.1 输出模式

对于每个SPI的NSS可以输入，也可以输出。所谓输入，就是NSS的电平信号给自己，所谓输出，就是将NSS的电平信号发送出去，给从机。NSS配置为输出时只能用作主机，我们可以通过配置SPI_CR2寄存器的SSOE位为1。当SSOE为1时，使能SPI时，NSS就输出低电平，也就是拉低，因此当其他SPI设备的NSS引脚与它相连，必然接收到低电平，则片选成功，都成为从设备了。对应寄存器定义如下图

图10 SSOE

但是，综合实践及网上的说法，这种模式下有bug，即：

主机NSS无上拉电阻情况
使能SPI外设后，主机的NSS持续拉低，不会变高，就算关闭SPI外设也没作用。
主机NSS加上拉电阻情况
使能SPI外设后，主机的NSS拉低，关闭SPI外设后，NSS拉高。

2.4.2 输入模式

NSS输入又分为硬件输入和软件控制输入两种模式。

软件模式

1 对于SPI主机
需要设置SPI_CR1寄存器的SSM为1和SSI位为1，SSM为1是为了使能软件从设备管理。NSS有内部和外部引脚，这时候，外部引脚留作他用（可以用来作为GPIO驱动从设备的片选信号）。内部NSS引脚电平则通过SPI_CR1寄存器的SSI位来驱动。SSI位为1可使NSS内电平为高电平。STM32手册上说，要保持MSTR和SPE位为1，也就是说要保持主机模式，只有NSS接到高电平信号时，这两位才能保持置1。也就是说对于STM32的SPI，要保持为主机状态，内部输入的NSS电平必须为高。当然这里在硬件模式下也是如此。

图11 相关引脚关系图

#define SPI_Mode_Master ((uint16_t)0x0104)
主机模式下，会将MSTR和SSI置1，软件模式下SSM也为1，外部引脚完全被释放，可用作他用。

2 对于SPI从机

如果从机选择STM32的一个SPI，譬如主机选为SPI1，从机选为SPI2，则要按照操作手册，NSS引脚在完成字节传输之前必须连接到一个低电平信号。在软件模式下，则需要设置SPI_CR1寄存器的SSM为1（软件从设备管理使能）和SSI位为0，也就是SPI2的片选为低，则片选成功。
若从机为一个其他的SPI芯片，那么，我们可以有两种方法：一种方法，是把芯片的CS接到GND上，另一种方法是，用一个GPIO口去输出低电平来控制CS片选成功。这个GPIO可以是任何一个GPIO口，当然我们上面提到当SPI的主机配置为软件模式，外部NSS引脚留作他用了，它就是一个GPIO了，我们也可以用它。这时候，我们可以设置它推挽输出为低电平，然后用线跟从机的CS相连，那么就可以片选从芯片了。

硬件模式

对于主机，我们的NSS可以直接接到高电平，对于从机，NSS接低就可以。当然我们上面提过当一个主机的SSOE为1时，主机工作在输出模式，而且NSS拉低了，我们要让从机片选，只要将CS接到主机的NSS上，CS自动拉低。